ソースを表示

出典: くみこみックス

以下に示された理由により ページの編集 を行うことができません:

以下にソースを表示しています:

配置配線（はいちはいせん） 【Place and Route】 　HDLで記述されたディジタル回路を論理合成するとネットリストが作成されます．このネットリスト情報に従い，ゲートやネット（接続）をFPGAの論理ブロックやI/Oピンに割り当てる作業を配置配線といいます．この配置配線の作業は，FPGA開発ツールが自動的に行います．FPGA開発ツールに対してタイミング制約や回路面積の制約を与えることで，ある程度その制約に合わせた配置配線を行ってくれます． <br> <br> 【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月． <!-- 【著作権者】○○ ○○氏 --> <br> <br> [[Category:組み込み技術全般]] [[Category:FPGA]]

配置配線 に戻る。