ソースを表示

出典: くみこみックス

以下に示された理由により ページの編集 を行うことができません:

以下にソースを表示しています:

　仮想メモリを物理メモリに変換するためのL2ページ・テーブルでは，ラージ，スモール，タイニー，フォルトの4種類のページ・テーブル・エントリ（PTE）を扱うことができます．ラージPTEは16ビットのベース物理アドレスを持ち，64Kバイト・ブロックの物理メモリにアクセスできます．ラージPTEの下位16ビットには，4×2ビットのアクセス許可ビット・フィールド，キャッシュおよびライト・バッファの属性ビットを含みます． <br> <br> 【出典】Interface編集部 編；組み込み技術用語集，Interface 2007年8月号 別冊付録，CQ出版社，2007年8月． <!-- 【著作権者】宮崎 仁氏 --> <br> <br> [[Category:組み込み技術全般]] [[Category:ARM用語]]

ラージ・ページ・エントリ に戻る。